本站9月1日消息，日本Rapidus正推進其2nm工藝，有報道首次披露了該節點的邏輯密度，據稱與臺積電的N2相當。
據透露，Rapidus的2HP工藝節點的邏輯密度達到了237.31百萬晶體管/平方毫米（MTr/mm2），與臺積電N2工藝的236.17 MTr/mm2相當。
這一數據表明，Rapidus的2HP工藝在邏輯密度上與臺積電的N2工藝處于同一水平線，甚至在某些方面更具優勢。
相比之下，英特爾的18A工藝的邏輯密度為184.21 MTr/mm2，明顯低于Rapidus和臺積電的水平。
Rapidus的2HP工藝采用了高密度（HD）單元庫，單元高度為138單位，基于G45間距，這種設計旨在實現最大邏輯密度。
而英特爾更注重性能/功耗比，因此更高的密度并非其主要目標，特別是18A工藝主要用于內部使用。
此外，Rapidus采用了單片前端處理技術，可專注于對有限生產量進行調整，并將改進成果擴展到最終產品中，Rapidus計劃在2026年第一季度向客戶提供其2nm工藝設計套件。
鄭重聲明：本文版權歸原作者所有，轉載文章僅為傳播更多信息之目的，如作者信息標記有誤，請第一時間聯系我們修改或刪除，多謝。
